Розподіл живлення на системах на мікросхемах Правильна потужність у потрібному місці; Дизайн напівпровідників;
11 вересня 2006 р., 9:38 ранку | Ерсін Бейрет

На кроці до 65 нм структури стануть меншими, але плашки залишаться по суті такими ж розмірами, як і з чіпами 90 нм. Це означає, що доступно набагато більше місця, яке, безумовно, буде заповнено все більшою кількістю компонентів. Але як вони забезпечуються електроенергією?
Розподіл енергії на системах на мікросхемах
На кроці до 65 нм структури стануть меншими, але плашки залишаться по суті такими ж розмірами, як і з чіпами 90 нм. Це означає, що доступно набагато більше місця, яке, безумовно, буде заповнено все більшою кількістю компонентів. Але як вони забезпечуються електроенергією?
Однією з найбільш актуальних проблем при розробці SoC (System-on-Chip) є падіння напруги, які з часом змінюються в подачі окремих функціональних блоків. Вони призводять до більш-менш серйозних функціональних розладів, але також обмежують працездатність. В результаті кількість відповідних моделювань та обсяг даних, що підлягають оцінці, збільшуються, і час, необхідний для цього, збільшується. Ці моделювання є дорогими, але це єдиний спосіб знайти структурні «залишки» в електророзподільній мережі, наприклад, з'єднання з високими значеннями опору, які можуть бути отримані в результаті металообробки. Після усунення таких артефактів моделювання слід повторити - непотрібні ітерації попередньо запрограмовані.
Розумним підходом було б попередньо перевірити мережу розподілу електроенергії і лише потім провести моделювання падіння напруги та електроміграції. Це можна зробити за допомогою певної формальної перевірки, в якій твердження (твердження або припущення) можна перевірити незалежно від відповідних стендів.
Падіння напруги з наслідками
Розподіл енергії на мікросхемі є проблематичним навіть при 130 нм. Пакети фліп-чіпів полегшують проблему, але коштують дуже дорого. І навіть цей процес упаковки вимагає ретельного аналізу дизайну. У таблиці 1 наведено деякі приклади несправностей, пов'язаних з розподілом електроенергії.
Найважливішими питаннями, на які потрібно відповісти кожного разу, коли розробляється SoC, є:
- Чи правильно підключені шнури живлення всіх жорстких макросів (наприклад, оперативної пам'яті) до електромережі?
- Чи правильно підключені виводи живлення всіх стандартних комірок до розподільчої мережі?
- Чи є в електромережі неправильна геометрія?
Щоб відповісти на ці запитання, розробники проводять перевірку правдоподібності при моделюванні напруги, перевіряють коливання напруги з урахуванням глобальних проблем, шукають незрозумілі області та розглядають середовище макросів. Ті, хто продовжує особливо ретельно, проводять du/dx аналіз результатів моделювання, щоб знайти сильно локалізовані ефекти.
Однак за допомогою формальної перевірки сітки на ці питання можна відповісти набагато раніше і без таких моделювань.
Таблиця 1: Типові помилки, пов'язані з розподілом потужності на мікросхемі