UiMOR; Модель зменшення контролю версії UC UCM Версія 1

Принцип дослідження:

Кафедра електротехніки,

модель

Каліфорнійський університет - Ріверсайд

випускники:

Хай Ван, Дуо Лі, Боюань Янь

фінансування:

Ми вдячні наступним фінансовим агенціям за їх щедру підтримку цього проекту.

· Національний науковий фонд, «КАР’ЄРА: План розвитку кар’єри: ​​Поведінкове моделювання, моделювання та оптимізація для одноосібної змішаної системи», CCF-0448534 (CCF-0529754 та CCF-0731962, CCF -0830304 для додатків REU) 6/1/2005-5/31/2011. PI: Шелдон Тан.

Опис проекту

Зменшення складності полягає у зменшенні складності схеми взаємозв'язку, зберігаючи при цьому точність вихідних схем, щоб стимулювати процес перевірки на етапі після компонування. Різниця між паразитною екстракцією та моделюванням після компонування доповнюється збільшенням кількості паразитних компонентів (опору, ємності, власної та взаємної індуктивності), необхідних для моделювання фізичної реальності взаємозв’язків ланцюга, підкладки та пакетів (див. Рисунок 1). Зменшення складності схем стає необхідним, оскільки складність нанометричних інтегральних схем, особливо неминучих паразитів взаємозв'язку, зростає дуже швидко (майже в геометричній прогресії). Це визначається вимогами до спостереження за точнішими рівнями фізичних ефектів для точної перевірки дедалі інтенсивніших проблем проектування, таких як шум, цілісність сигналу, перехресне зчеплення, навіть квантові ефекти в міру розвитку технологій. менше 100 нм. Масивні екстракти паразитів можуть суттєво погіршити ефективність комерційних інструментів моделювання на рівні SPICE. Надмірний час моделювання призводить до тривалих термінів проектування та великих бюджетів інструментів моделювання.

Методи зменшення лінійних ланцюгів взаємозв'язку були широко вивчені в минулому, і було запропоновано численні методи. Існуючі методи, такі як методи, засновані на узгодженні моментів, в основному використовуються для обчислення затримок взаємозв'язку та шумів зв'язку в цифрових схемах. Ці методи не мають точності для високочастотних діапазонів, необхідних для моделювання аналогових, змішаних та радіочастотних схем. Також зменшені моделі у форматах матриць схем не можна легко перетворити у формат рівня схеми, сумісний із загальним форматом SPICE рівня ланцюга. Ці методи зменшення потрібно інтегрувати з існуючими засобами аналізу синхронізації, щоб обчислити лише затримку та шум взаємозв’язків. В даний час великі компанії EDA не пропонують окремих інструментів скорочення, хоча спочатку є зусилля щодо вирішення цього ринку, що формується.

stan/project/uimor/uimor_main_files/image001.png "/> Рисунок 1 Нові потоки верифікації після розмітки

UiMOR - це новий інструмент зменшення складності ланцюга, розроблений MSLAB в UC Riverside. UiMOR - це інструмент для зменшення складності схеми. Він може досягти точного зменшення для широкого діапазону широкосмугових частот з незначною втратою точності і підходить для аналогових/змішаних сигналів/моделей пам'яті. Він також добре працює для традиційних розрахунків затримки та шуму в цифрових схемах.

UiMOR націлений на зменшення обсягу даних у мережевому списку; зменшення розміру пам'яті. Як результат, це може прискорити моделювання без погіршення точності моделювання. UiMOR може приймати схеми взаємозв'язку, змодельовані як схеми RC/RLC, і створювати зменшені схеми RC/RLC у форматі SPICE. Дизайнери можуть вказати бажаний діапазон частот, в якому зменшені моделі будуть правильними в “аналоговій” моделі для точного зменшення.

UiMOR має кілька особливостей та переваг перед існуючими методами скорочення:

  • Техніка зменшення SPICE-in, SPICE-out і сумісна зі SPICE.
  • Вони ідеально вписуються в існуючий потік перевірки після розмітки.
  • Перший широкосмуговий метод зменшення для цифрових, аналогових/змішаних/РЧ моделей.
  • Може досягти коефіцієнта зменшення 10-100X і дуже ефективний для RC-схем з дуже низькими втратами точності.
  • Високо масштабований та ефективний для зменшення ланцюгів взаємозв’язку з мільйонами вузлів.

Методи зменшення, розроблені в UiMOR, можуть негайно вплинути на співтовариство розробників мікросхем VLSI, оскільки вони можуть скоротити час для перевірки конструкції мікросхем VLSI, особливо для аналогових, змішаних сигналів та радіочастотних схем, на етапах після компонування. Короткий час моделювання може безпосередньо призвести до підвищення ефективності та економії бюджетів інструмента моделювання та загальних витрат на проектування, оскільки потрібно менше ліцензій і більше моделювання може бути виконано для кожного проекту.

VSCLAB від UCR очолює дослідження складних методів виявлення складних ланцюгів, і ми розробили кілька вдосконалених методів зменшення ланцюгів за останні роки. UiMOR був розроблений спеціально для вирішення питань зменшення аналогових сигналів/змішаних сигналів/пам'яті/FPGA, і ми сподіваємось, що це може принести видимі переваги спільнотам дослідницьких, розробницьких та дизайнерських САПР.

Завантаження програмного забезпечення

Програмний пакет, що включає виконувану версію (Linux redhat версія 2.6.18-53.1.4.e15) UiMOR v1.0, посібник користувача та деякі приклади, можна знайти тут .

Надсилайте будь-які проблеми, помилки та коментарі щодо UiMOR Шелдону Тану на адресу [email protected] .

Відповідні публікації

B1. Шелдон X.-D. Тан і Лей Хе, вдосконалені методи зменшення замовлення моделей для моделей VLSI, Cambridge University Press, 2007, ISBN-13 978-0-521-86581-4, ISBN-10 0-521-86581.